

### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07244634 A

(43) Date of publication of application: 19.09.95

(51) Int. CI

G06F 13/36

(21) Application number: 06033716

(22) Date of filing: 03.03.94

(71) Applicant:

**HITACHI LTD** 

(72) Inventor:

**FUJIMOTO TAKEO** TAKAMOTO KENICHI **TAKEUCHI HISAHARU HONMA HISAO** 


SHIMOSAKO TSUMORU

# (54) EXTERNAL STORAGE CONTROL UNIT AND BUS COPYRIGHT: (C)1995, JPO SWITCHING CONTROL METHOD

#### (57) Abstract:

PURPOSE: To improve the performance and to reduce the cost of a storage system by providing both a bus for data transfer and a bus for control informa tion transfer together in the storage system and obtaining bus constitution which is most suitable to the access pattern of a host computer with an indica tion made of a maintainance personnel, etc.

CONSTITUTION: This device has buses (a), (b), and (c) which perform data transfer between a channel adapter CHA3 and a disk adapter DKA5, and a cache memory 2 and a common memory 6. The bus (a) is a bus for data transfer which is connected to the cache memory 2, the bus (c) is a bus for control information transfer which is connected to the common memory 6, and the bus (b) is a bus connected to the both and can transfer both the signals. The purposes of use of the bus (b) can be switched based on the switching indication irrelevantly to whether or not the storage system is in operation.



(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平7-244634

(43)公開日 平成7年(1995)9月19日

(51) Int.Cl.<sup>6</sup>

酸別記号 庁

庁内整理番号

FΙ

技術表示箇所

G06F 13/36

530 B 7368-5B

審査請求 未請求 請求項の数3 OL (全 9 頁)


(21)出願番号	特願平6-33716	(71)出顧人	000005108
			株式会社日立製作所
(22) 出顧日	平成6年(1994)3月3日		東京都千代田区神田駿河台四丁目6番地
		(72)発明者	藤本 健雄
		1	神奈川県小田原市国府津2880番地 株式会
			社日立製作所ストレージシステム事業部内
		(72)発明者	▲高▼本 賢一
		(12/38/31)	神奈川県小田原市国府津2880番地 株式会
			社日立製作所ストレージシステム事業部内
		(72)発明者	竹内 久治
		(12/)1914	神奈川県小田原市国府津2880番地 株式会
			社日立製作所ストレージシステム事業部内
		(74)代理人	弁理士 富田 和子
			最終頁に続く

# (54) 【発明の名称】 外部記憶制御装置およびパス切り替え制御方法

#### (57)【要約】

【目的】記憶システムにおいて、データ転送用のバスと 制御情報転送用のバスを混在させ、保守員の指示などに よってホストコンピュータのアクセスパターンにもっと も適合したバス構成を築き、性能向上および原価低減の 目的を達成する。

【構成】チャネルアダブタCHAおよびディスクアダブタDKAと、キャッシュメモリ2および共用メモリ6との間のデータ転送を行なうバストしてバスa, b, cを有する。バスaはキャッシュメモリに接続されたデータ転送用のバス、バスcは共用メモリに接続された制御情報転送用のバス、バスbは、その両方に接続され両信号転送可能なバスである。バスbの用途切り替えは、記憶システムが稼働中であるかどうかに拘らず、切り替え指示に基づいて実行可能である。



10

#### 【特許請求の範囲】

【請求項1】データを格納する第1の記憶装置と、制御 情報を格納する第2の記憶装置と、該第1および第2の 記憶装置をアクセスするための3組以上のバスを持つ記 憶システムにおいて、前記3組以上の転送バスの少なく とも1組をデータ転送用および制御情報転送用のいずれ の用途に使用しうる構造とし、記憶システムが稼働中で あるかどうかに拘らず、切り替え指示に基づいて前記少 なくとも1組の転送バスを前記いずれかの用途に切り替 えて使用することを特徴とするバス切り替え制御方法。 【請求項2】前記記憶システムの稼働中に前記少なくと も1組のバスの用途を切り替える際、該切り替えのため の処理が完了するまでの期間、前記少なくとも1組のバ スの使用を禁止し、他のバスを使用して動作を続行する ことを特徴とする請求項1記載のバス切り替え制御方

1

【請求項3】外部記憶装置と、

該外部記憶装置への入出力データを一時的に格納するキ ャッシュメモリと、

前記第2および第3のバスに接続され、少なくとも該キ 20 ャッシュメモリに格納したデータの管理情報を含む制御 情報を記憶する共用メモリと、

前記共用メモリの内容を用いて上位装置と前記キャッシ ュメモリとの間のデータの転送を制御するチャネルアダ プタ手段と、

前記共用メモリの内容を用いて前記外部記憶装置と前記 キャッシュメモリとの間のデータの転送を制御するディ スクアダプタ手段と、

前記チャネルアダプタ手段、前記ディスクアダプタ手 段、および前記キャッシュメモリを相互に接続する第1 30 切り替え方法を提供する。 のバスと、

前記チャネルアダプタ手段、前記ディスクアダプタ手 段、前記キャッシュメモリ、および前記共用メモリを相 互に接続する第2のバスと、

前記ディスクアダプタ手段、前記チャネルアダプタ手 段、および前記共用メモリを相互に接続する第3のバス とを備え、

前記チャネルアダプタ手段および前記ディスクアダプタ 手段は、前記第2のバスを前記キャッシュメモリアクセ ス用と前記共用メモリアクセス用とに切り替えて選択的 に使用することを特徴とする外部記憶制御装置。

# 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、情報処理装置における 記憶システムに係り、特に外部記憶制御装置におけるバ スの切り替え方法に関する。

[0002]

【従来の技術】近年、記憶装置の高性能、高信頼性を目 的として、マルチプロセッサアーキテクチャの採用が盛 んに行われるようになった。この場合、複数の共通バス 50 格納するキャッシュメモリと、前記第2および第3のバ

を用いることによってシステム機能の高拡張性を図れる ばかりでなく、信頼性の向上をも可能としている。例え ば、FUJITSU 42. 1, pp12-20 (19 91) に記載されているファイル制御装置は、制御装置 の行使する機能を複数のモジュールに分割し、各モジュ ールにマイクロプロセッサを配置し、共通バスを通じて 相互の通信を実現している。

[0003]

【発明が解決しようとする課題】一般に、ある記憶制御 装置におけるデータ信号と制御信号を一本の共通バスの みで転送すると、大量なデータが転送される間に他のモ ジュール等による制御信号の遺り取りが遅れてしまう。 逆に、データ転送と制御信号の転送を完全に分けて異な るバス系で行おうとすれば、それぞれの要求性能のピー ク容量を満たすハードウェアが必要となる。一般にデー タ転送量の多いシーケンシャルアクセスが行われるとき は相対的に制御信号の発行数が減少し、コマンドが高頻 度に発生するランダムアクセスのときは逆に全体の転送 データ量が減ることが多いので、片方のバス系が限界性 能で動作しても、残り一方のバス系が空いてしまう状態 になる。

【0004】上記従来の文献に記載の技術は、障害対策 として各モジュールおよび共通バスを多重化している が、このようなバス使用目的の相違によるバス構成の問 題を解決するものではない。

【0005】本発明は、このような課題を踏まえ、指示 に応じてバスの切り替えを行い、ホストコンピュータの アクセスバターンにもっとも適したバス構成を装置稼働 中にも動的に変更できる、外部記憶制御装置およびバス

[0006]

【課題を解決するための手段】上記目的を達成するため に、本発明によるバス切り替え制御方法は、データを格 納する第1の記憶装置と、制御情報を格納する第2の記 憶装置と、該第1および第2の記憶装置をアクセスする ための3組以上のバスを持つ記憶システムにおいて、前 記3組以上の転送バスの少なくとも1組をデータ転送用 および制御情報転送用のいずれの用途に使用しうる構造 とし、記憶システムが稼働中であるかどうかに拘らず、 切り替え指示に基づいて前記少なくとも1組の転送バス を前記いずれかの用途に切り替えて使用するようにした ものである。

【0007】との方法において、前記記憶システムの稼 働中に前記少なくとも1組のバスの用途を切り替える 際、該切り替えのための処理が完了するまでの期間、前 記少なくとも1組のバスの使用を禁止し、他のバスを使 用して動作を続行可能とすることが望ましい。

[0008] 本発明による外部記憶制御装置は、外部記 憶装置と、該外部記憶装置への入出力データを一時的に

スに接続され、少なくとも該キャッシュメモリに格納し たデータの管理情報を含む制御情報を記憶する共用メモ リと、前記共用メモリの内容を用いて上位装置と前記キ ャッシュメモリとの間のデータの転送を制御するチャネ ルアダプタ手段と、前記共用メモリの内容を用いて前記 外部記憶装置と前記キャッシュメモリとの間のデータの 転送を制御するディスクアダプタ手段と、前記チャネル アダプタ手段、前記ディスクアダプタ手段、および前記 キャッシュメモリを相互に接続する第1のバスと、前記 チャネルアダプタ手段、前記ディスクアダプタ手段、前 記キャッシュメモリ、および前記共用メモリを相互に接 続する第2のバスと、前記ディスクアダプタ手段、前記 チャネルアダプタ手段、および前記共用メモリを相互に 接続する第3のバスとを備え、前記チャネルアダプタ手 段および前記ディスクアダプタ手段は、前記第2のバス を前記キャッシュメモリアクセス用と前記共用メモリア クセス用とに切り替えて選択的に使用することを特徴と する。

【0009】この装置において、第2のバスをキャッシ ュメモリアクセスに用いるのは、データ転送量が制御情 報転送量より多くなるシーケンシャルアクセス時または その多用時が好ましく、逆に第2のバスを共用メモリア クセス用に用いるのは、制御情報転送量がデータ転送量 より多くなるランダムアクセス時またはその多用時が好 ましい。

【0010】第1~第3の各バスには、複数のアダプタ 手段からのバス使用権要求の競合時の調停を行なうアー ビタを備える。

【0011】第2バスの用途の切り替え指示は、記憶シ ステムの稼働情報をモニタリングして、外部入力手段か ら行うか、または、記憶システム本体で稼働情報をモニ タリングして、得られた値をしきい値判定などで判定す るととにより自動的に行なうととができる。

【0012】第1または第3のバスが障害や他の原因で 使用しえないような状態でも、第2のバスがそのバスに 代わって動作しうる。

## [0013]

【作用】本発明は、記憶システムにおいて、複数ある転 送バスをデータ転送用にまたは制御情報転送用として選 択的に使用することを可能とする。例えばホストコンピ 40 ュータのアクセスパターンを監視、予測することから、 アクセスデータ量が大きいときにデータ転送能力の高い バス構成に、平行に多重動作するときに制御情報転送用 バスの多い構成に切り替えることができるので、総バス 数を減らすことによる原価低減と、存在するバスの転送 能力を最大限に利用することによる性能向上の実現に有 効である。

【0014】すなわち、データアクセス用バスと制御用 バスを完全に別個に設けるのではなく、少なくとも1組 のバスをその両方の用途に切り替えて使用できるように 50

したので、例えば多重度の高いランダムアクセスの際に 制御用バスの負荷が大きくアクセスデータ量が少ない場 合においても、バス構成切り替えにより、バス資源の有 効な活用ができる。

[0015]バス構成の切り替え時には、該当バスに対 する新たな転送命令を発行しないで残りのバスで動作す るよう転送方法を変え、切り替え対象となるバスに対し て、切り替えのためのハード設定を行ってからソフトの 切り替えを行う。とのように切り替えの過程に過渡な縮 退状態を設けることにより、バスの切り替え動作中に全 システムの動作を一時停止しなくでも済む。すなわち、 上位装置からのアクセス要求を一時中断することなく、 上述バスの切り替えを実現できるので、無停止システム に用いることも可能である。

#### [0016]

30

【実施例】本発明の実施例について、図面を用いて以下 詳細に説明する。

【0017】図1は、本発明を適用した記憶システムの ブロック図である。ホストコンピュータ(図示せず)に 接続するESCON(Enterprise System CONnection)ケ 20 ーブル接続系1、入出力データを一時的に格納するバッ ファの役割をも果たすキャッシュメモリ2、各々、ホス ト側とキャッシュメモリ2間のデータ転送を制御するプ ロセッサ(CPU)付きアダプタである複数のCHA(C Hanel Adapter) 3、外部記憶装置であるディスクアレイ 4、各々、キャッシュメモリ2とディスクアレイ4間の データ転送を制御するプロセッサ付きアダプタである複 数のDKA (Disk Adapter) 5、キャッシュメモリ2の管 理用ディレクトリ情報や各CHA3とDKA5のプロセ ッサ間通信情報などを含む制御情報を格納する共用メモ リ6、各CHA3とDKA5からキャッシュメモリ2ま たは共用メモリ6にアクセスするためのバス系7によっ て構成される。バス系7は、本実施例では独立に動作で きる3系統のバスからなる。

【0018】図2に、バス系7を中心として図1の要部 の詳細を示す。バス系7の3系統を、ここではそれぞれ バスa、バスbおよびバスcと呼ぶ。3本のバスa. b. cは、いずれも各CHA3および各DKA5に接続 される。また、バスaとバスbはキャッシュメモリ2 (の制御部21)に接続され、バスbとバスcは共用メ モリ6(の制御部61)に接続される。よって、任意の プロセッサからバスaまたはバスbを経由してキャッシ ュメモリ2に対するリード/ライトのアクセスが可能で あり、バス b またはバス c を経由して共用メモリ 6 に対 するリード/ライトが可能である。すなわち、バス8は キャッシュメモリ2のアクセス専用に用いられ、バス c は共用メモリ6のアクセス専用に用いられるのに対し、 バスbはその両方のアクセスに切り替えて用いることが できる。CHA3の機能は、大別して、ホスト接続系制 御部と、キャッシュメモリ制御部と、共用メモリ制御部 とからなり、これらの制御をCPU31が司る。CHA3は、バスa、b、cにそれぞれ対応したバスアダブタBSAa、BSAb、シェアドメモリポートSMPを有する。BSAaはキャッシュメモリ制御部に属し、SMPは共用メモリ制御部に属し、BSAbは両制御部に属する。DKA5の機能は、大別してディスク接続系制御部と、キャッシュメモリ制御部と、共用メモリ制御部とからなり、これらの制御をCPU51が司る。DKA5も、バスa、b、cにそれぞれ対応したバスアダブタBSAa、BSAb、SMPを有する。BSAaはキャッシュメモリ制御部に属し、SMPは共用メモリ制御部に属し、BSAbは両制御部に属する。いずれのBSAおよびSMPも、対応するバスの使用権を要求するリクエスタ75を有する。

【0019】また、各系には、データ等を転送する入出 カバス線71 (71a, 71b, 71c)以外に、リク エスト線72 (72a, 72b, 72c)と、グラント 1D線73 (73a, 73b, 73c)という2本の信 号線、そしてバスアクセス権の調停を行うバスアービタ 74 (74a, 74b, 74c) と呼ばれるハードウェ 20 アが存在している。各アービタ74は、2本の信号線を 通して全CHA3、DKA5にあるリクエスタ75につ ながり、複数のバス使用権リクエストを受付け、バス使 用の優先順位等を決定する。バスa、バスb、バスcに はそれぞれのアービタ74a, 74b, 74cを持って いるが、バスaとバスbについては1つの資源として同 じアービタ74 aで一括に調停管理することもできる。 【0020】共用メモリ6には、キャッシュメモリ2の 管理用ディレクトリ情報等(キャッシュセグメントをサ ーチするための階層化テーブルおよび各セグメントの状 30 態など)、および各CHA3とDKA5のプロセッサ間 通信メッセージ(プロセッサ間の協調、同期などのため の通信内容)の他、切り替えの統計情報、システムの構 成情報(CHA,DKAの実装状態、閉塞状態などシス テム構成の共通情報、キャッシュメモリ2の容量、ディ スクアレイのディスク台数)などを含む。

【0021】図6に、CHA3およびDKA5の各々、すなわちプロセッサ付きアダプタに共通な内部構成を示す。各プロセッサ付きアダプタが、BSAa、BSAbおよびSMPを含むことは前述のとおりである。BSAaは、転送データの一時格納用バッファ77、それぞれ内部CPUおよびバスとの間のインタフェースを制御するI/F制御部78、79、バス使用権リクエストを発行するリクエスタ80、後述するモード切り替えのモードを設定する内部レジスタ76を有する。BSAbは、BSAaと同一の構成を有する。SMPの構成も同様であるが、モード切り替え用の内部レジスタ76は不要なので内蔵していない。

【0022】BSAは、次のようなモード設定機能を有する。

【0023】(1)シーケンシャルモードの設定 このモードでは、BSAaのリクエスタまたはBSAb のリクエスタのうち1つのみを使用する。但し、イネー ブルされているアービタと必ず同じバス系に属するリク エスタを利用する。シーケンシャルモードに設定すれ ば、バス系aとバス系bとは合わせて1つの資源として 管理され、1つのリクエストで使用権が両バス系に同時 に確保できる。

【0024】なお、シーケンシャルモード設定時には、 さらにソフトウエアの設定により、次の3種類のバスモードが利用できる。

【0025】(i)2バスモード:バスaとバスbによる同時転送(128ビット転送)

(ii) パス b 障害時など、パス a のみによる方系転送 (6 4 ビット転送)

(iji)パスa障害時など、パスbのみによる方系転送(64ビット転送)

(2) トランザクションモードの設定

このモードでは、BSAaのリクエスタとBSAbのリクエスタの両方が有効となる。ランダムアクセス向けにバスbを共用メモリアクセス用(32ビット転送)に切り替えるときに、バスaとバスbとは異なる働きをするので、両方のBSAをトランザクションモードに切り替える必要がある。この場合、バスa、バスbは別々の資源として管理される。

【0026】次に、SMPについて説明する。前述のように、SMPは、各アダプタにおいて、バスcに接続されるハードウエアである。バスcは、常に制御情報アクセス用(32ビット転送)として使用される独立資源であり、BSAにあるようなモードの切り替えは使用としない。

【0027】さて、バスリクエストに応じて実際の転送 を行う際の具体的な手順を以下に説明する。

【0028】あるバスを使おうとするアダプタ(СНА 3またはDKA5)は、まず該当するリクエスト線72 を用いてバスリクエストを該当するバスアービタ74に 出力する。このとき、もし複数のリクエストが競合すれ は、アービタ74はあらかじめ決められた優先権決定ア ルゴリズムに従い、優先順位のもっとも高いアダプタの ID番号をグラントID線72に出力し、このとき自己 のID番号を確認したプロセッサはバスの使用権を得 る。バスの使用権が得られたら、キャッシュメモリ2や 共用メモリ4に対するライトであれば、転送バス上にア ドレス、コマンドそしてデータを時系列に出力し、エラ ーフェーズ*(*転送完了ステータス)を受け取って動作を終 了する。キャッシュメモリ2や共用メモリ4に対するリ ードであれば、アドレスとコマンドを出力し、送られて 来るリードデータとエラーフェーズ(転送完了ステータ ス)を受け取る。なお、メモリの制御部21または61 50 でエラーを検出したら、その情報をエラーフェーズに載 せて転送する。

【0029】次に、格納されたデータを本実施例のディ スクアレイ4から読み出して上位のホストコンピュータ に転送する場合を例として、データ転送の処理手順を簡 単に説明する。

【0030】上位からのリード命令を受けた1つのCH A3はまず共用メモリ6内のキャッシュ管理情報をアク セスして、リードしようとするデータがキャッシュメモ リ2上に存在しているかどうかを判定し、すでにキャッ シュメモリ2にロードされたデータであればそのデータ 10 をそのまま上位に転送する。該当データがキャッシュメ モリ2にない場合は共用メモリ6を用いたプロセッサ間 通信により、DKA5へディスクアレイ4からの読み出 しを要求する。この要求を受けたDKA5は、リードデ ータがディスクアレイ4のどの部分にあるかを計算し、 該当データをキャッシュメモリ2に転送する。その際、 一定ブロック長毎のデータを転送したら、共用メモリ6 上の管理情報領域にアクセスし、該当データブロックが キャッシュメモリ2上に確立されたことを示す。このデ ィスクアレイ4とキャッシュメモリ2間のデータ転送と 同時に、CHA3は共用メモリ6をポーリングし、確立 されたデータブロックについて、キャッシュメモリ2か **ら上位のチャネル接続系1へのデータ転送を行う。** 

【0031】上述したように、1つのコマンドに対する 処理内にキャッシュメモリ2または共用メモリ6に対す るリード/ライトが複数回行われる。また共用メモリ6 に対するアクセス量はほぼ I/Oの回数に比例するのに 対して、キャッシュメモリ2に対するアクセス量は実際 の転送データ量に対応するので、I/Oの回数に必ずし も比例していない。すなわち、長いデータをまとめて読 み書きするシーケンシャルアクセスの場合はキャッシュ メモリ2との間のデータ転送量が多く、短いデータの読 み書きが並列に多数発行されるランダムアクセスの場合 では共用メモリ6に対するアクセス量が相対的に多くな る。

【0032】本記憶システムにおいて、バスaは64ビ ットの転送幅を持ち、キャッシュメモリ2に対するアク セスのみに使われる。バスcは32ビットの転送幅を持 ち、共用メモリ6に対するアクセスのみに使われる。と れに対して、バスbはバスaと同等のデータ転送能力 (64ビット)を持ち、しかもキャッシュメモリ2と共 用メモリ6の両方に接続しているので、モードの設定を 変えることによって用途の切り替えが可能である。モー ドの設定は、各アダプタ内のCPU31、35に接続さ れたローカルエリアネットワークLANによって接続さ れた保守サービス用端末パソコン(図示せず)からの指 示により行なう。

【0033】以下、キャッシュメモリ2アクセス用に設 定されたバスbを共用メモリ6アクセス用に変更する場 合を例として、切り替えの手順を示す。

【0034】バスbがキャッシュメモリ2用に設定され た場合、共用メモリ6に対するリード/ライトはバスc を用いて行い、キャッシュメモリ2に対するリード/ラ イトはバスaとバスbの両方を同時に用いて行う。本シ ステムのアドレス、コマンド体系は64ビットからなる ので、バスaとバスbで同時転送を行なっている場合は 同じアドレス、コマンドを二重化転送することになる。 但し、データについてはバスa、バスbを合わせた12 8ビット幅で転送し、転送時間の短縮を実現している。 【0035】図5(a)のフローチャートを参照する。 まず、前記保守サービス用パソコンからバスモード切り 替えの指示を受けた1つのアダプタ(CHA3またはD KA5) 内のプロセッサ(切り替えプロセッサ)は、ま ずバスbを使用しない縮退指示を共用メモリ6の通信エ リア (図示せず) にセットする (S1)。他のアダプタ (スレーブ) は動作中においても定期的に共用メモリ6 の通信エリアを確認し(S21)、パス切り替えのため の縮退指示を受けたら受領報告を共用メモリ6にセット して(S22)、以降に実行するキャッシュメモリ2に 対するアクセスはバスaのみを用いて行う。切り替え決 定プロセッサは、共用メモリ6の通信エリアをチェック し、他のアダプタからの受領報告がすべて確認できたら (S2)、切り替えのためのハード設定を行なう(S 3)。このハード設定では、内部レジスタ76のモード 設定、およびアービタ74a,74bの動作可否情報を 設定する内部レジスタ(図示せず)へのオンオフ設定を 行なう。次いで、バスbを共用メモリ6用に変更すると の指示を通信エリアにセットする(S4)。この指示を 確認した他のアダプタは、自己のアクセスモードの切り 替えを行なう(S23)。このアクセスモードの切り替 えでは、自己の内部レジスタ76のモード設定を行な

【0036】なお、図5(a)の手順とは逆に、バスb を共用メモリ6アクセス用からキャッシュメモリ2アク セス用へ変更する場合にも、同様の手順で切り替えを行 なうととができる。

セスからバストを使うこともできるようになる。

ろ。各アダプタ内のBSAa、BSAbのI/F制御部

78,79は内部レジスタ76に設定されたモードに応 じた動作を行なう。これにより次回の共用メモリ6アク

【0037】図5(b)に示すように、バスbをキャッ 40 シュアクセス用に利用するバスbキャッシュメモリ用状 態から、一旦、バストの使用を一時的に禁止するバスト 縮退状態を経由して、バスbを共用メモリアクセス用に 利用するバスb共用メモリ用状態へ移行する。この方法 により、システムの動作を停止することなく、バス用途 の切り替えを実現できる。

【0038】図3により、バスbキャッシュメモリ用モ ードにおける各バス上の情報の流れについて説明する。 このモードでは、パストをキャッシュメモリアクセス用 50 として64ビット分すべてを用いる。

【0039】まず、リードアクセスの場合、アダブタ (CHA/DKA)側から各バスにおいて、まずアドレスフェーズ (ADR) でリードアドレスを発行し、次いでコマンドフェーズ (CMD) でリードコマンドを発行する。キャッシュメモリアクセスのためのアドレスは、バスaとバスbの2系で同時に同じアドレスを二重転送する。コマンドも同様である。これに応答して、各メモリはデータフェーズ (DATA)で、バスaとバスbの両系で128ビット幅のデータをアダブタへ転送する。データ転送終了後、エラーフェーズ (ERR) でステー 10タス情報 (転送完了またはエラー)をアダブタへ返送する。このエラーフェーズにおいても、ステータスはバスa, b両系で同一のステータスを二重転送する。

【0040】次に、ライトアクセスの場合、アダプタから、各バスにおいて、アドレスフェーズでライトアドレスを発行し、次いでデータフェーズで書込みデータを転送する。これに応答してメモリからエラーフェーズでステータスをアダプタへ返送する。リードアクセスの場合と同様、データは128ビット幅で転送される。

【 0 0 4 1 】 なお、図 3 では、説明の都合上、バス c に 20 ついて、バス a . b と同時に同種のアクセスを行なうように示しているが、バス c を介するメモリアクセスはバス a . b によるメモリアクセスとは独立である。

【0042】図4により、バスb共用メモリ用モードにおける各バス上の情報の流れについて説明する。このモードでは、3つのバス系はそれぞれ独立に転送を行なう。バスbは、図3の場合と異なり、共用メモリアクセス用に利用され、その64ビットのバスは半分の32ビットのみが用いられる。リードアクセスにおいて、共用メモリに対しては、アドレスフェーズで、バスbとバスことで異なるアドレスを並行して転送する。コマンドフェーズでは、バスbとバスことで異なるアドレスを並行して転送する。データフェーズおよびエラーフェーズにおいても、それぞれのバスで別個のデータおよびステータスを転送する。ライトアクセスにおいても同様である

【0043】なお説明の都合上、図4では、バスa,b,cが同時に同一のコマンド(リードまたはライト)を行なう場合の様子を示したが、バスa,b,cのメモリアクセスは相互に独立である。

【0044】 このように、ホストコンピュータからのアクセスデータが大きく、キャッシュメモリに対するリード/ライトが多い場合ではバス b をキャッシュメモリ用に切り替え、逆に並列なランダムアクセスが多発すると判断できれば、バス b を共用メモリ用に切り替えることにより、全体のバス限界性能を最大にすることが可能で\*\*\*

【0045】尚、本実施例記憶制御装置ではバスの切り 替えをバス系障害時の対策としても用いる。例えばバス aが障害で動作不能となったら、バスbをキャッシュメ 50 10

モリ2用に切り替えることにより、多少の性能ダウンがあってもシステムの動作は続行できる。同様にバスト、バス c のどちらか一方が障害になっても、適切なバス構成を切り替えることにより、キャッシュメモリ2 および共用メモリ6の両方に対するリード/ライトが続けられ、保守員が駆けつけるまでの動作を保証できる。また、バストと同機能のバスを複数有するシステムでは、この縮退運転時にも3つ以上のバス系さえ正常動作すれば、上記切り替え方法の実現は可能である。前記実施例では、転送バスの一部のみをデータ転送用および制御情報転送用に切り替えて使える構造としたが、すべてのバスについてその切り替えを行なえるようにすることも可能である。

【0046】尚、前記実施例における切り替え動作の開始契機は保守サービス用バソコンを経由しての保守員指示としているが、保守サービス用バソコン内で記憶制御装置の稼働状況をモニタリングし、しきい値判定して該当指示を記憶制御装置へ発行することも考えられる。例えば、一定時間内に、転送データのサイズに基づきシーケンシャルアクセスのデータ量を検出し、このデータ量が予め定めた量より大きければ、シーケンシャルモードとする。この論理を記憶制御装置の本体内に設ければ、ホストのアクセスバターンに適したバスの切り替えが自動的に行える記憶制御装置も考えられる。

[0047]

【発明の効果】本発明によれば、保守サービスバネルまたはそのための端末パソコンからの指示を受け、特定バスをデータアクセス用にまたは制御情報アクセス用に切り替えることが可能である。これにより、システムが所有する転送バスを希望した体系に再構成でき、バスを効率よく使用し、各バスの負荷を平均化することによって限界性能を高めることが可能である。例えばオンライン処理の比率が高い運用環境においては、制御情報の交信を優先させることで高い応答性能を実現したり、シーケンシャル処理比率が高い運用環境においては、データ転送能力を優先させたりすることが可能となる。

【0048】また、ホストからのアクセス処理を中断せずにシステムの目的に応じたバス系を構築できる。

【図面の簡単な説明】

【図1】本発明が適用される記憶制御装置のブロック図

【図2】図1の要部のバス系構成を示すブロック図


【図3】図1の装置において、バスbをキャッシュメモリアクセス用に用いた場合の動作の説明図

【図4】図1の装置において、バスbを共用メモリアクセス用に用いた場合の動作の説明図


【図5】図1の装置におけるバス切り替え手順を示すフローチャートおよびバス切り替え過程の動作の説明図【図6】図1のアダブタの内部構成を示すブロック図【符号の説明】

0 1:ホスト接続ハードウェア、2:キャッシュメモリ、

11 3:CHA(チャネルアダプタ)、4:ディスクアレ \* リ、7:共用転送バス、75:リクエスタ、BSA:バ スアダプタ、SMP:シェアドメモリポート イ、5:DKA (ディスクアダプタ)、6:共用メモ \*




【図4】



【図5】

# 図5



フロントページの続き

(72)発明者 本間 久雄

神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 (72)発明者 下佐古 積

神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内